关于sta

时间：10-02 整理：3721RD 点击：

请教一下各位大虾，我做sta check的时候，clock tree delay是从哪里来的?直接从SDF里面抽出来的吗?还是通过工具，基于SDF里面的一些值计算出来的?
clock pessimism 的值从哪里来的?
谢谢
我现在的问题是，分公司的人和我用一个SDF，出了这两个值以外，其他值都一样。导致report出来的violation不一样。
不知道怎么回事

上一篇：怎样在FPGA上验证自己做的电路是正确的？
下一篇：vcs编译的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器