微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 初级问题:PCIcore(vhdl或verlog写)怎么回事?

初级问题:PCIcore(vhdl或verlog写)怎么回事?

时间:10-02 整理:3721RD 点击:
用vhdl或verlog写的PCIcore是不是可以直接拿来用啊?它实现的是pci的接口功能吗?

初级问题:PCIcore(vhdl或verlog写)怎么回事?
基本是的,但open的core一般不能直接拿来就用;fpga的core可以用,但很多用户端接口和逻辑还需要你自己去开发。

初级问题:PCIcore(vhdl或verlog写)怎么回事?
PCI的功能很多的,范围很广
要看你做的哪个功能的PCI接口
FPGA仿真过的core一般在网上是找不到了,给你也都是网表文件
具体的操作还要自己来写啊

上一篇:i2c协议
下一篇:请教最高设计频率问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top