求助:inout 在testbench文件中的定义怎样写?
时间:10-02
整理:3721RD
点击:
我用verilog写了两个模块A 和B。大致功能是 先A 传送一个8位数据给B,然后B经过内部处理,换回一个8位数据给A。这里要用到双向端口inout,那么inout 在testbench文件中的定义该怎样写呢?我是个新手,希望哪位高人指点一下!谢谢!
