• · FPGA布局布线理论,有什么可以推荐的书籍没11-26
• · 请问关于altera的lpm_mult11-26
• · 用CPLD实现倍频11-26
• · 双向口信号如何仿真？11-26
• · verilog 语法求助11-26
• · dc的约束设置11-26
• · 综合报告为什么没有指出关键路径？11-26
• · 编译问题：No valid design files found！11-26
• · NIOS II generation problem11-26
• · NIOS II软件问题11-26
• · 原创：在Modelsim中查看VHDL代码中的变量波形11-26
• · 做逻辑开发怎么起步呢？11-26
• · 请教：关于cic滤波器输入速率问题11-26
• · 请教如何动态载入外部文件,而不用readmem11-26
• · DC写出的sdf有问题，怎么回事？11-26
• · 求助:DCM输出11-26
• · DSP builder与Modelsim仿真问题11-26
• · 讨论下笔试题11-26
• · 一个很基础的问题11-26
• · 请问逻辑开发的工作职责是什么？11-26
• · FPGA布线后fast的时序更差？11-26
• · 如何利用Verilog实现bresenham画直线算法？11-26
• · verilog中 always语句的作用范围11-26
• · verilog仿真后没波形是怎么回事？11-26
• · 求DSP Builder 9.0 SP2 crack！11-26