• · 有关Verilog仿真时序问题11-26
• · 新人请教乘法器的问题11-26
• · 编译器指令`timescale问题请教11-26
• · 二进制数的8段数码管显示怎么实现11-26
• · 关于NAND flash的容量定义与坏块数量-----求救11-26
• · 新手刚上路就让做一个项目，一头雾水，希望各位老大帮帮指点指点，把小弟领上道。11-26
• · 在XP下能用nc仿pli吗？11-26
• · vhdl新手求助11-26
• · 求助：模块输出问题11-26
• · code coverage的各个组成代表什么意思哦11-26
• · 讨论一个题目~11-26
• · 目前世界最牛的SSD！11-26
• · 那个友论坛 关闭了？11-26
• · 分频的问题11-26
• · maxplus电路图11-26
• · 大家能说一下开发FPGA项目的步骤和流程吗？11-26
• · 请教　shadow register 该怎么翻译？11-26
• · FPGA最小系统可以用几个IC来组成？11-26
• · 数字集成电路学习的网站11-26
• · 请教一下如何设计高速的FPGA程序11-26
• · FPGA运行一条VHDL指令须要多长时间？11-26
• · 七段数码显示管的设计11-26
• · negedge reset的一点困惑11-26
• · 磕头求助关于Verilog HDL的一段小程序11-26
• · 麻烦各位看下hspice的error11-26