请教一下如何设计高速的FPGA程序

你好，我想请教一下如何设计高速的FPGA程序，时钟信号是125M，此时编程应注意些什么?或者在编译前要加些什么约束条件之类的，谢谢！（时钟周期的约束我已经加了，周期为8ns，并且编译的结果时钟频率也达到了125M以上，但是，程序稍微修改一下，其就工作就不正常了，例如，有些管脚的时延就变化了等等。）  

约束约束约束约束约束

外部接口信号最好采用IOB中FF锁存，内部电路设计时要控制逻辑的级数。约束当然重要，但好的设计更是设计出来的，要在设计开始前多下功夫。125M并不是个很高的频率，稍微注意一下，很容易达到。

电路 电路. 画图 再写代码

pptiger is right