• · verilog学习方向11-26
• · synthesis中的条件编译问题11-26
• · 信号release是一个什么状态？11-26
• · modelsim如何固定仿真信号显示的顺序？11-26
• · FLEX10K怎么配置啊！11-26
• · 请问哪位高手了解compilation focus？11-26
• · 请教各位一个合成脉冲的问题11-26
• · 问个流水线加法器的问题11-26
• · 一个关于固件（FIRMWARE）的问题11-26
• · 问大家个问题！急！11-26
• · 请教赋值方式的问题11-26
• · 初学者请教fpga11-26
• · 下面两个verilog代码（非阻塞和阻塞）转换成VHDL应该是什么样的呀？请高手指点11-26
• · who have the usb core11-26
• · 高手帮我评估一下这个项目情况.11-26
• · php ebook free download11-26
• · 全国IC企业11-26
• · verilog与c11-26
• · 我 在 DEBIAN 5.0 上面 安装遇见下面错误 怎么解决阿？11-26
• · modelsim 仿真quartus的 fifo ！11-26
• · closed-form 是什么意思11-26
• · 如何进行２个异步时钟频率大小的判断？贴上我写的代码，大家进来指点指点！11-26
• · 谁有verilog 关于状态机的资料11-26
• · 关于IC问题~~~~11-26
• · 大家来做一道题玩玩11-26