请教各位一个合成脉冲的问题

时间：10-02 整理：3721RD 点击：

各位请看一下这个问题：

上面的图片中，clk1是一个周期为50ns的脉冲，clk2是一个周期为3ns的脉冲，我在FPGA中怎么样将这两个脉冲合成为一个啊，就是一个周期为53ns的脉冲，如clk3所示。给出思路就可以（上图中的脉冲周期大小只是我随便举的一个例子，实际情况中clk1和clk2周期都没那么小，至少也在100us以上）。我思考良久，没有什么思路啊！请高手指点一下！不胜感激！

这个是上面问题的图片（新浪太恶心了，它的博客上的图片发不到别的网站上，鄙视！）

上一篇：问个流水线加法器的问题
下一篇：请问哪位高手了解compilation focus？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器