微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问关于altera的lpm_mult

请问关于altera的lpm_mult

时间:10-02 整理:3721RD 点击:
CycloneII的用户手册上说
lpm_mult可以配成9bit的形式 也可以配成18bit 的形式
还有datain dataout可以选择寄存器输入输出
也可以直接连到内部的加法器
为什么在CORE生成那里 翻来覆去看了半天
都没有看到这些选项?

1、关于lpm_mult可以配成9bit或是18bit
Cyclone器件中的DSP硬件电路的基本单元为9bit*9bit,如果是18bit*18bit就有两个基本单元搭成,可以认为18*18耗费2个9*9资源。
乘法操作中乘数小于等于9bit的都耗费1个DSP9X9,大于9bit小于等于18bit的耗费2个DSP9X9,即1个DSP18X18,大于18bit的耗费多个DSP18X18
2、关于参数设置
在MegaWizard的选项中,
"How wide should 'dataa'('datab') input bus be? "这里即设置乘数的位宽
选择寄存器的输入输出,在于选项"Do you want to pipeline the function?",当你选择"Yes",并设置Latency为2个clock cycles,即输入输出进行了寄存,在乘数位宽小于等于18bit时并不耗费额外资源,这是因为在DSP硬件电路中包含了18bit的输入输出寄存器。

sirius.yuan 非常感谢 谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top