微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dc的约束设置

dc的约束设置

时间:10-02 整理:3721RD 点击:
关于dc的约束设置,有个max-fanout设置,这个地方设置是怎么设置的,我怎么知道应该设多少?

man max-fanout

感谢楼上解答
我采用的是gui而不是脚本
且我将其设成4之后,编译后
约束报告提示说我的maxfanout约束的slack为-2
说我实际的扇出为6
请问一般怎样才能知道自己的fanout为多少!像这种情况,我是应该将fanout改成6或者更大还是不需要管,就让它这样!

我们一般设10...4的话太小了点,工具不太好作
另外最好用脚本实现把

又一次感谢楼上解答!
这里的maxfonout设置是不是有经验值!比如楼上说的10表明什么?

1# chibijia

set_max_fanout主要是真对于设计中的driving pin 和设计的input port

这个问题我也想知道

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top