• · DCM时钟输出后仿真延时的问题11-26
• · ACEX1K器件内部FIFO11-26
• · 基于红外线微波探测技术报警系统设计11-26
• · 用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块？11-26
• · chip planner中Routing的总数量怎样可以直观的看到啊！11-26
• · 怎样在ISE中查看完整的错误信息？11-26
• · 求教高手, 這個Verilog code有可能改得更快嗎？11-26
• · 请教有关$readmemb的文件格式11-26
• · xc3s1500和XC3S1500-3的区别11-26
• · FPGA内部模块的连接问题11-26
• · 半导体技术论坛11-26
• · 这根信号线到底该怎么连啊？11-26
• · 请教-JTAG编程时MAXII系列器件的IO特性11-26
• · 请教各位大虾，调用NC仿真时出现的错误，怎么解决？11-26
• · 在ise中如何生成mcs文件11-26
• · 为什么FPGA输出时钟波形好差11-26
• · chipscope中如何保存设置11-26
• · 数字锁相环的输入与输出关系？11-26
• · 为何延时减少了？11-26
• · altera 的ddr2 IP是免费的吗？ 怎么生成？11-26
• · 关于pci协议：configuration, I/O, and memory transactions？11-26
• · 如何在一台电脑上装两个版本的ise？11-26
• · 请教SSTL的VREF如何设置？11-26
• · 求助，关于CycloneII PLL的时钟输出11-26
• · Cadence 610和晶体管宽的关系？11-26