微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Cadence 610和晶体管宽的关系?

Cadence 610和晶体管宽的关系?

时间:10-02 整理:3721RD 点击:
请问下,是不是当晶体管宽度做到100nm以下的时候就要用IC610了,IC5141就不能用了?

定一个

固然IC610的版本比IC5141高,但与晶体管特征尺寸的关系差别不大,只是某些仿真算法的更新,体现在仿真速度、精度上;而晶体管尺寸与所使用的BSIM模型有很大关系,若模型深度足以达到nm量级,那么采用仿真工具的版本就不那么重要了(尤其是规模不大的电路)。

谢谢...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top