• · 关于Verilog和VHDL使用频率问题11-26
• · 求教时钟建模问题11-26
• · 请教如何利用modelsim仿真quartus里面的LPM（参数化宏模块）？11-26
• · 请问怎样用Perl调用PrimeTime？11-26
• · 将50MHZ分频到19.2KHZ11-26
• · 治国理论处在"民只可取之给之,不可信之任之"？11-26
• · 关于端口数据类型，请大家给予解释11-26
• · 哪位高手知道modelsim仿真遇到如下提示代表了什么意识啊11-26
• · 紧急求助：怎样审查别人的代码11-26
• · 关于gps数据的解析11-26
• · 盗版芯片,你真能赚钱吗？11-26
• · 大家看看这是几倍频？11-26
• · Altera的megacore有SDRAM的控制器吗？11-26
• · SDRAM随机读写问题11-26
• · 我用xilinx提供的sdram控制器，为什么综合时提示出错？11-26
• · 有altera的sopc builder生成带avalon总线接口的sdram控制器(或这ddr)需要licence么11-26
• · 关于论坛的一点建议11-26
• · 请问谁有crt信号转lcd信号的资料？谢谢！11-26
• · abcARM开发板同时支持双LCD显示？11-26
• · modelsim 产生fsdb文件的问题11-26
• · 请问下这是什么错误？谢谢~~~11-26
• · 问个关于设计和验证工具的问题11-26
• · 求高人：信道编码与信源编码11-26
• · ACTEL FUSION FPGA中如何使用除法器11-26
• · 求助：初学DC综合，遇到这样几个问题？11-26