• · 各位朋友请帮忙看看这个模4计数器11-26
• · 推荐一个可以和忆涛论坛相提并论的论坛11-26
• · debussy 加载xilinx库不成功11-26
• · USB BLASTER问题11-26
• · verilog除法器代码求教11-26
• · 请问对存储器变量操作问题11-26
• · 通知:Philips公司在线座谈-11月27日11-26
• · FPGACPLD设计工具——Xilinx ISE使用详解.part10.rar (4.77 MB)11-26
• · Quartus II还是ISE综合布线好？11-26
• · 紧急求助：Cyclone III程序下载成功，不能运行……11-26
• · 怎样生成用于FPGA的配置文件11-26
• · 关于systemc和systemverilog11-26
• · 非常非常急 求助11-26
• · 嵌入式系统有多少个方向？都从事什么职业？11-26
• · 能将3.3V电压转化成15V电压的FPGA外围电路11-26
• · 请教一个关于verilog中$readmenh的问题11-26
• · 关于SystemC验证库安装问题？11-26
• · 請教VIRTEXE中CLKDLL問題！11-26
• · 最近做了一个lattice下载次数限制的VC程序.11-26
• · 求助，谁有周立功MCU/Altera开发板的原理图11-26
• · Virtex5上的仿真11-26
• · 大家用什么编辑器11-26
• · 资料求助11-26
• · 请教，在Signal tap中如果要采样全局时钟（即频率最高的时钟），采样时钟怎么设置呢？11-26
• · SOPC上添加组件库11-26