• · 50M时钟输入，想得到1HZ的输出时钟，大家一般怎么做分频？11-26
• · MODELSIM仿真XILINX器件出现错误！11-26
• · 这是什么意思？11-26
• · SDRAM MODE REGISTER问题11-26
• · 累加器的复用11-26
• · 问一个乘法位宽和时钟速度的问题11-26
• · 请教Verilog里数据比较的问题？11-26
• · 请教一个关于Latch的问题11-26
• · 怎么用4个独立的1bit的随机数产生器构成一个4bit的随机数产生器11-26
• · 请教关于SDRAM的刷新问题11-26
• · 一段verilog代码怎么让他显示出行数11-26
• · 异步模式下，接收一个数据，为了能够达到同步一般需要多大的寄存器？11-26
• · VCS MX网表仿真反标sdf文件的问题11-26
• · tf 和 lib的单位不一致怎么办11-26
• · 用计数器如何实现延时？11-26
• · 问一个小白的问题，关于在ASIC中产生时钟11-26
• · 怎样向一个寄存器赋值后，就会发送这个寄存器中值11-26
• · 关于串行的输出11-26
• · 请问逻辑后仿真中如何能看逻辑内子模块的信号波形？11-26
• · 关于串行数据起止的界定11-26
• · 请教：FPGA与SRAM11-26
• · 要设计一个AXI的桥，信号不知道该如何处理，麻烦老大们支持一下，谢谢11-26
• · 关于I2C时钟的问题11-26
• · 为什么“近来芯片几何尺寸的减小已经迫使要求更低的逻辑供电电压”11-26
• · 请教 task 能在 xilinx中综合吗？11-26