微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 累加器的复用

累加器的复用

时间:10-02 整理:3721RD 点击:
输入为3个通道的数,想用一个累加器进行时分复用,分别对各通道的数求累加,要怎么实现?请大家帮帮忙?

自己先想个方案再讨论

T0: A+B = reg A' ,
T1: reg A' + C = sum(A+B+C)
行嗎?

多简单的问题啊。就分三拍输入分别累加操作,不过累加器的累加结果反馈输入要延迟三拍才行,结果也是每一路三拍出一个结果

有几路时分复用,累加结果反馈要几拍延迟。

there are many examples on google!

这是个有趣的问题,
LZ有没有想过,你为了节省MAC,可能会多用3组DFF来存你的3个通道的MAC结果?
值得么?

好!顶一个!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top