微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问一个乘法位宽和时钟速度的问题

问一个乘法位宽和时钟速度的问题

时间:10-02 整理:3721RD 点击:
写RTL的时候如何知道一个时钟周期内最多可以写多少运算,比如100M的clock,那么5ns内可以有一个几位x几位的乘法器或者几位的乘加运算。这种大家都是根据经验来的么?还是说比如我知道用的是DC,那么designware里可以查的到呢?

制成不同答案不同,合一下就知道了。
不过还是掉designWare省事又省心啊。

好!顶一个!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top