微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问一个小白的问题,关于在ASIC中产生时钟

问一个小白的问题,关于在ASIC中产生时钟

时间:10-02 整理:3721RD 点击:
大家好,我想问一下,如何在ASIC中生成自己的时钟呢?目前为止只会在testbench中产生时钟,但是在实际的电路当中如何才产生出准确的时钟呢?看得多的也就是时钟分频电路,但是对于最开始的那个时钟如何产生还是不了解。谢谢。

由芯片内部模拟电路产生! 可以用电容电阻的振荡电路!
再简单点,可以购买厂家的IP核,呵呵!

晶体振荡器

要RC,否则要外部输入

谢谢各位了哦

chip外有晶振,内部有PLL啊.

1# willwillwill
on-chip oscillator
on-chip PLL
off-chip crystal oscillator

楼上说的好,实现方法好多,就看你的生产技术了,中国的学生与生产,远了

最开始的那个时钟应该是晶振产生的吧,以后的都是以这个时钟为基础的。

可用外部的clock输入,这个就类似testbench。
可以用外部的clock,内部再用PLL,DLL震其他频或相位的clock。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top