微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一段verilog代码怎么让他显示出行数

一段verilog代码怎么让他显示出行数

时间:10-02 整理:3721RD 点击:
我在linux环境下用vi写的一段代码,用vcs编译仿真,提示有错误,我重新用vi *.v对其编译,但是他不显示多少行,我觉得这样找多少行错误很难,请问怎样的命令才能使其显示行数?
还有我用gv也试过
也是不显示行数?有没有方法可以处理这种问题!

在命令模式下输入set nu就可以显示行号了。建议LZ找点VI/VIM的指导书看看。

在命令行模式下输入:set nu
这样就会在vi界面中显示行数。
如果想vi启动后就显示行数,
在.vimrc中设置 set nu.

嗯,谢谢楼上解答!

学习中

在linux环境下用vi写的一段代码,用vcs编译仿真,提示有错误,我重新用vi *.v对其编译,但是他不显示多少行,我觉得这样找多少行错误很难,请问怎样的命令才能使其显示行数?
还有我用gv

如果想到第100行, 先回到第一行,打 100G,就行了。

命令模式下输入
:100
再回车就到100行了。
vi还是不二之选啊~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top