微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 要设计一个AXI的桥,信号不知道该如何处理,麻烦老大们支持一下,谢谢

要设计一个AXI的桥,信号不知道该如何处理,麻烦老大们支持一下,谢谢

时间:10-02 整理:3721RD 点击:
input   [ 3:0]    AWID     ; //写ID,乱序用
input   [31:0]    AWADDR   ; //写地址
input   [ 3:0]    AWLEN    ; //写长度,       鉴于有wlast信号,这个信号在处理过程中,如果我自己没有计数,好像没有啥意义。
input   [ 2:0]    AWSIZE   ; //数据宽
input   [ 1:0]    AWBURST  ; //burst模式
input   [ 1:0]    AWLOCK   ; //独占相关
input   [ 3:0]    AWCACHE  ; //               这个不清楚如何处理
input   [ 2:0]    AWPROT   ; //               这个不清楚如何处理
input             AWVALID  ; //有效
output            AWREADY  ; //获取
对于 AWLEN,AWCACHE,AWPROT信号,应该如何处理呢?谢谢

axi转什么协议?axi?ahb?apb?请写清楚点吧

哦,不好意思 ,AXI 转OCP,而且OCP端只支持single的读写操作。

哪位老大支持一把啊

OCP端的指令现在要求很简单,就像APB的读写一样,哪位说说哦。

input   [ 3:0]    AWLEN    ; //写长度
可以想到的一个用途:如果你的桥里有write buffer,那么可以在接到AXI COMMAND的时候,就计算好所需buffer的深度。

这,郁闷啊,得加油啊。

对于 AWLEN,AWCACHE,AWPROT信号,应该如何处理呢?谢谢
AWLEN: 你转成SINGLE的话还要注意你的AWSIZE, 弄个counter记录一个BURST转完再回BREADY。
AWCACHE: 就说你的写是cacheable的,可申明不支持。
AWPROT: 也可不支持。

哦。谢谢各位,随便写了一个,基本能用,貌似效率不咋高

ocp有n种配置,看你要哪种

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top