微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教,在Signal tap中如果要采样全局时钟(即频率最高的时钟),采样时钟怎么设置呢?

请教,在Signal tap中如果要采样全局时钟(即频率最高的时钟),采样时钟怎么设置呢?

时间:10-02 整理:3721RD 点击:
请教,在Signal tap中如果要采样全局时钟(即频率最高的时钟),采样时钟频率怎么设置呢?
据我所知,在《通原》里,采样频率一般是待采样信号频率的两倍。那么对于最高的全局时钟频率,我如何采样它呢?

没发采样,不过你可以拉到片外来,用强点的逻辑仪来看

用FPGA中的PLL产生4倍的时钟再采样。

上一篇:SOPC上添加组件库
下一篇:资料求助

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top