微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 紧急求助:Cyclone III程序下载成功,不能运行……

紧急求助:Cyclone III程序下载成功,不能运行……

时间:10-02 整理:3721RD 点击:
刚做了块3C5的板子,写了个简单的分频程序做测试,全编译没有warning,下载成功。
但相应的输出管脚就是没有出现方波,检查了管脚约束也是没错的。程序如下:
module test1(clk, out);
input clk;
output out;
wire out;
reg [3:0] count = 4'd0;
assign out = count[3];
always @ (posedge clk)
begin
count <= count + 1'd1;
end
endmodule
之后又试过仅仅给管脚高低电平的程序,依然没有任何变化。
请问大家有没有遇到过这种情况,是哪里的问题,如何解决呢?

那你看下你的 时钟输入
你fpga的电源
仔细检查下

顶小编,希望有人出来解答一下!

可能是你的硬件设计的有问题  从供电和时钟两方面找吧  主要cyclone3的pll供电时要1.2v和2.5v两个电压
这点感觉比1代和2代的片子都麻烦 感觉有点倒退了

和小编同样的问题啊,开始的时候都好好的,突然就不行了

我也遇到类似的问题,我用的是Cyclone III,采用JTAG和AS两种下载方式,JTAG完全能够下载并且程序运行正常,但AS只能显示下载成功,程序运行不对,CONFIG_DONE引脚就是不能变为高电平,我对照着DATASHEET查了N次电路,电路连接完全没有问题,该连得电阻什么的都连上了,焊接也肯定没有问题,但运行就是不对,不知道小编现在有没有解决这个问题啊,焦急啊!
而且还有个奇怪的问题,就是针对一个具体的闪灯程序,将CONFIG_DONE得上拉电阻改成15K就能运行(alteral推荐的是10K),但是换成其他的程序就不行,不知道为什么!希望有人能给我解答一下!谢谢啊!

先确认时钟无误

时钟无误是什么意思,如果说是指程序的输入时钟的话,肯定没有问题,JTAG下载之后完全运行正确,如果说是配置时的时钟DCLK,还没测,一会儿测一下

顶小编,希望有人出来解答一下!

以前也遇到过,也说不清楚是怎么好的,好像是硬件的问题

用示波器测量下时钟和复位的输入

学习一下!

仿真,约束都做好了吗?下载成功并不代表可以运行啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top