• · 请问IDE（ATA）硬盘引脚的逻辑电平是多少？11-26
• · Altera C2H 不能编译11-26
• · 请问FPGA 和 CPLD 设计中有什么 区别么11-26
• · modelsim后仿真，gldl 的错误！11-26
• · 关于DC命令的问题11-26
• · 请教Verilog里和VHDL里他们是不是等价的？11-26
• · FPGA做算法需要掌握哪些知识11-26
• · 请教下如何在MODELSIM中仿真含有模板例化的程序11-26
• · 针对CPLD 器件 在代码中设计存储型寄存器11-26
• · 怎样使用XILINX ISE的CORE GENERATE11-26
• · 求高手解惑！！11-26
• · handelC问题跪求教11-26
• · 关于FPGA配置文件大小的问题？11-26
• · 请教Xilinx FPGA的问题11-26
• · 各位做逻辑的兄弟，将来什么打算啊？11-26
• · 7段数码管。11-26
• · q2生成的pll输出时钟为什么有不应该的相位差？11-26
• · 请教Lattice 的isplever导入源文件的问题11-26
• · 如何将MAX2的cpld引脚设为高阻？11-26
• · 关于ise掉电配置的问题11-26
• · 用modelsim方真quartus产生的vho文件时总产生如下错误11-26
• · 一种DC/DC转换IC IMP161311-26
• · 谁 能给个debussy 链接11-26
• · 任何对SRLC16E元件进行声明？11-26
• · 请问在quratusII仿真，能不能观察到里面的reg信号的？11-26