微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 针对CPLD 器件 在代码中设计存储型寄存器

针对CPLD 器件 在代码中设计存储型寄存器

时间:10-02 整理:3721RD 点击:

知道CPLD 里面的结构,因此很担心 在写代码的时候,定义 reg[7:0]mema[15:0];可以不可以?就算是小容量的存储器区间呢?
听人说,那样很耗器件里面的资源,是吗?

肯定是会很耗内部资源的,看怎么权衡了

要看CPLD里有没有内嵌RAM,如果没有,则纯由逻辑单元构成的话,是很占资源的。

现在想到一个怪问题:想定义一个小容量区间reg[16:1]mema[0:0],这里的地址是不是看起来很怪呢?
因为[1:0]的话,寻址是2的2次方,4个地址;[2:0]是2的3次方,8个地址;那么是不是当想要2个地址的时候就是[0:0]呢?2 的1次方,2个地址。哈哈!
这种还没试呢,待会去试试,先拿出来和大家讨论了~~~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top