微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教时钟建模问题

求教时钟建模问题

时间:10-02 整理:3721RD 点击:
时钟跳变(transition)、时钟抖动(jitter)、时钟偏移(skew)、时钟等待(latency)在做路径延时分析时,这些量都是怎样影响路径时序的(时钟延时)?时钟的不确定(uncertainty)=skew+jitter,不确定时间+时钟的latency就是延时吗?那跳变时间又该计算到哪一部分?
思考中。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top