chipscope中如何保存设置

时间：10-02 整理：3721RD 点击：

我要用chipscope观察很多组总线信号，每次观察前都要做很多次“add to new bus”操作，如果稍微修改了点程序，重新综合实现，再用chipscope观察时，又要重做很多次“add to new bus”操作，有没有办法保存这些设置呢，这样我只需要做一次这样的操作，以后只要触发和要观察的信号不变，我就不用再重做这些同样的操作?

上一篇：数字锁相环的输入与输出关系？
下一篇：为什么FPGA输出时钟波形好差

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器