ACEX1K器件内部FIFO
ACEX1K器件内部FIFO
高人情帮忙啊，现在状态有了变化了。但是数据和控制信号自己用得不好啊，我得情况有点复杂：1.写数据时钟很快，而且数据没有规律。（所以用内部fifo希望足够快）2.读数据采用计算机读信号与地址译码出来的脉冲信号（也就是说，计算机读出状态，然后在可以读数而且计算机有时间读数的情况下读出，当然，要保证数据不丢失）。以前的设计使用外部fifo，但是速度只能到40m，现在是100m，可能实现吗?关键是必须要做到啊
ACEX1K器件内部FIFO
为什么不用单时钟的
ACEX1K器件内部FIFO
是这样的，考虑到单时钟的话就只能是100m，速度有问题的啊。现在双时钟呢，就是，我得数据虽然没有规律，但是数据量不是很大，我能在一定时间内读走数据。小编大人有什么高招请指教，对于单时钟如果有什么方法可以实现也可以啊，真的。只是自己没有想明白啊，谢谢小编了，请明示啊！
ACEX1K器件内部FIFO
小编大人，帮帮忙，给个方向啊，谢谢了！
ACEX1K器件内部FIFO
100M的速度有点高，首先你需要time analysis。
fifo读写时两边的时钟一定要连续，不能是脉冲式的时钟，忽有忽无的那种。
选择产生fifo，有一项会告诉你读写是同步还是异步
ACEX1K器件内部FIFO
dragonyoo,非常感谢你的回答，但是我不是非常明白你的意思，麻烦你给解释一下，非常感谢！谢谢你！
ACEX1K器件内部FIFO
使用器件，要做频率分析，看看你的器件最高支持的频率有多少。
以前我用fifo时，将读信号一直置为高（有效电平为高），而将时钟设置为某一连续时钟和另外一控制信号的与逻辑，我以为只要时钟来个脉冲，就将数据读走，结果不对。建议你作仿真，看看逻辑设计的对不对。
你可以在写端，将数据线的宽度增倍，相对的将时钟频率降下来
ACEX1K器件内部FIFO
是这样的，非常感谢你的明言。发现fifo这个问题，我改用双口ram，可能是速度太快了，时序特别难调，应该是写逻辑的问题，因为如果写常数（数据保持不变），读出已经正确。请问你有这方面的经验吗?
ACEX1K器件内部FIFO
没有。我以前做的最快速率只有67Mhz。你做过time analysis 没有?
为什么不做综合后仿真，如果后仿都没有通过，那肯定不能通过，
谢谢了