微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog仿真后没波形是怎么回事?

verilog仿真后没波形是怎么回事?

时间:10-02 整理:3721RD 点击:
我用modelsim软件对自己编写的代码进行仿真,按照modelsim 软件的流程来进行,在添加信号及运行之后,发些自己的波形窗口没有任何波形!请问这是怎么回事?

那应该是你的激励写得有问题了。或许仿真根本没有跑起来?你按了run之后,波形窗口下方的时间往前走吗?

记得生成仿真文件过程中有个enable的勾选要去掉。

enable选项我知道那是仿真代码覆盖率的,我压根就没选哪那项,我明明出现了wave窗口,但是里面什么东西也没有!

关于二楼的回答,我也不确信仿真有没有跑起来,请问怎么才知道时间往前走呢?

用 add 命令试试

路过,看了有点收获,谢谢。

应该是没有测试激励吧 还是找本书看看吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top