• · 关于不能综合的Verilog语句的改写11-26
• · 新手女学生求助11-26
• · FPGA设计，请教三角滤波器设计相关问题11-26
• · 与fpga连接的高速ad模块的型号去哪里查询啊？11-26
• · 急急急！fwrite输出有符号？11-26
• · 关于FPGA内部各逻辑块之间的延时如何测量11-26
• · 关于 verilog 的用法11-26
• · ad芯片的时钟频率和采样率的关系11-26
• · 关于XILINX 5V系列的FPGA 配置问题11-26
• · 请教：verilog hdl与C语言接口？11-26
• · 十万火急,,小弟冰天雪地,,道交流调速系统或者电力拖动自动控制系统优秀的视频教11-26
• · 香港科大IC理学硕士深圳培训课程11-26
• · ！求助 i2c verilog 程序是否成功发送接收数据 求详解11-26
• · 谁会编Verilog HDL11-26
• · 求哪位大侠帮忙写个testbench11-26
• · 三路LVDS串行传输方案！11-26
• · quartus里面怎么给lvds线配置差分电阻？11-26
• · 怎么把数字锁相环的频率锁定在50赫兹？11-26
• · 安装DC求助11-26
• · 功能仿真与时序仿真的时钟触发问题！11-26
• · 请问版主，VCS支持system verilog assertion 吗？11-26
• · 求助：如何通过USB口控制FPGA开发板上的设备11-26
• · Sparten6现在有货了吗？11-26
• · XPS 中自动生成ＩＳＥ工程11-26
• · 一个非常弱智的代码问题，求助啊11-26