• · 如何用Verilog实现多个信号的逻辑运算？11-26
• · 关于DC compiler的问题11-26
• · 大家在用哪家的FPGA？11-26
• · 我编写的一个8位拨码开关然后分频的程序.老有问题,,冰天雪地万分着急11-26
• · Xilinx ISE编译错误警告分析11-26
• · jium007 朋友在不？请教问题11-26
• · 请教　大家一个关于信号与系统的　问题11-26
• · 问一下DC11-26
• · 有没有人做过ip core？可否指点一下11-26
• · 有谁见过这样的FPGA开发板11-26
• · 有没有人懂IC时延测试的呀。11-26
• · 我运行仿真是出的错误谋求高人指点啊~11-26
• · 万分着急,,高人可以帮我写个拨码开关输入 ,,然后脉冲分频的程序不？11-26
• · 高人可以帮我写个拨码开关输入 ,,然后脉冲分频的程序不？11-26
• · altera芯片中的PLL11-26
• · 求助modelsim仿真警告: read_during_write_mode_mixed_ports is assumed as OLD_DATA11-26
• · 关于逻辑器件内部寄存器初始值及管脚状态问题11-26
• · 哪位有Writing Testbenches的第二版？能否共享一下，多谢了！11-26
• · quartus2波形仿真问题11-26
• · 社会可能极限地变化11-26
• · 聯發科的通訊晶片11-26
• · 请问用VHDL怎样编写去抖电路程序？11-26
• · DDS的参考时钟问题11-26
• · 请教fifo深度的计算11-26
• · 求助增量编码的转换问题11-26