微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDS的参考时钟问题

DDS的参考时钟问题

时间:10-02 整理:3721RD 点击:
有谁知道DDS外部时钟和内部时钟哪个方案好,比如AD9854的,用100MHz晶振输入,内部倍频至1GHz和外部100MHz晶振倍频到1GHz再输入哪个方案好?不甚感激

也想纸袋。

pjb11111

AD9854应该只能倍频到300MHz吧。
使用什么输入时钟方案和你需要的应用有关。
如果对输出信号的相噪和窄带杂散要求很高的话,建议使用外部直接时钟输入方案。
一般来说使用内部倍频都可以满足要求:(Phase noise > -100dBc/Hz 1KHz)

噢噢噢噢噢噢噢噢噢噢噢噢噢

AD9858可以到1GHz,如果你的设计对相噪特别敏感,建议用外部锁相环

学习中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top