• · 遇到了一个奇怪的问题11-26
• · 请教，ChipScope中select Net问题。11-26
• · 请教xilinx asynchronous FIFO的设计问题11-26
• · FPGA控制Flash的问题11-26
• · 前后仿真不一致，求教11-26
• · IC.Compile.v2005.12.SP1 linux 怎么安装的呀11-26
• · 求助：modelsim无波行出现啊！11-26
• · 美国IC设计公司招人11-26
• · jium007 朋友我想用你的VERLOG程序,可在ISE中老出错11-26
• · clock tree contraints 怎么设置？依据什么啊？11-26
• · 求助啊~fpga的开发板自带ad采样模块的最快采样频率能达到多少？11-26
• · 求用multisim 仿反激式变压器！11-26
• · PCB中关于内电层分割的问题11-26
• · 请高手指教－－怎么实现占空比1：1得三分频电路呢？11-26
• · 关于Design Complier问题求助11-26
• · 非时钟信号为何被识别成时钟信号？11-26
• · DC里我点一次FILE，就出现一次...11-26
• · 麻烦高手说下这个通用写时序怎么用verilog实现11-26
• · FPGA综合仿真错误11-26
• · （help）想转行做FPGA11-26
• · 综合出错的问题11-26
• · 芯片图片询问11-26
• · 关于vhdl中数组查找最大值11-26
• · 关于fpga和主机通信的问题11-26
• · DDS输出频率请教11-26