FPGA控制Flash的问题
时间：10-02
整理：3721RD
点击：
使用的Flash是spansion的S29GL064N。
datasheet上说RY/BY#是开漏输出 所以应该外接上拉电阻 使用它提供的仿真模型仿真也发现 RY/BY#要么为低电平要么为高阻态
但是在使用DQ6查询falsh的内部操作是否完成时发现：当RY/BY#由低电平变为高阻后。DQ6也变为高阻了。难道DQ6也是开漏输出么?datashee上没有明确的说啊，只是说DQ6不再toggle后表明内部算法完成。
高手指点啊 我现在的板子上flash的DATA引脚都没有接上拉电阻。
上板调试，已解决。事实证明是他的仿真模型有问题，还是上飞索他的官网下的啊，害我走了好多弯路，郁闷了好多天。脸上差点又开始长痘。幸好幸好！
实践是检验真理的唯一标准！
急啊 高手指点
我倒希望他的仿真模型是不对的啊
没人理