微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA综合仿真错误

FPGA综合仿真错误

时间:10-02 整理:3721RD 点击:
Error: Design requires 1087 I/O resources -- too many to fit in 314 available in the selected device or any device in the device family
Error: Cannot find device that meets Compiler settings specifications
以上是出现的错误,请看下,谢谢

你的设计里面管脚太多了,而工具支持的芯片里没有这么多管脚的,你需要把你的设计里面的无用管脚精简掉。

顶楼上

如果你用的是altera器件的话,可以把一些管脚设成虚拟管脚来解决这问题

请问 虚拟管脚 怎么用?

关注中!

哦,学习了

顶一楼的

顶一楼的

解答如1楼,如果你是编一个模块,不是最终工程,可以选一个管脚多点的片子编译,与其他模块整合后再把型号调整回来

2# 说的对

管脚太多了…… 这还需要人翻译啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top