微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > clock tree contraints 怎么设置?依据什么啊?

clock tree contraints 怎么设置?依据什么啊?

时间:10-02 整理:3721RD 点击:
图中标记的参数是依据什么设置的?我是新手,是依据提供的。sdc文件吗?还是凭经验那 还是自己试的 是不是越小 插入的buffer越少 可能出现的time violation 越少?
望熟悉的同人指点  谢谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top