jium007 朋友我想用你的VERLOG程序,可在ISE中老出错

时间：10-02 整理：3721RD 点击：

ERROR:Cpld:837 - Insufficient number of macrocells. The design needs at least 38 but only 36 left after allocating other resources.
Device 9536XL44VQ was disqualified.
ERROR:Cpld:868 - Cannot fit the design into any of the specified devices with the selected implementation options.

如何优化程序?

DDDDDDDDDDDDDDDDD

dddddddddddddddddd

上一篇：clock tree contraints 怎么设置？依据什么啊？
下一篇：美国IC设计公司招人

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器