• · 请教一个异步的问题11-26
• · FPGA被动配置方式的问题？11-26
• · 有人用SV做过设计吗？11-26
• · xilinx FPGA LUT11-26
• · 在现在的圈地运动中你的地位如何。11-26
• · Modelsim 中Code Coverage使用11-26
• · 综合后出现的警告！11-26
• · synplify综合的问题11-26
• · quartus如何输出门级网表？11-26
• · 1111111111111111111111111111111111-26
• · 在Quartus II中怎么写包集合11-26
• · 求助synplify scope文件11-26
• · 请求帮助：Matlab算法转换位verilog11-26
• · Altera DCFIFO的使用问题，很急！11-26
• · 关于信号输出对电路造成影响的问题！11-26
• · 在ISE启动modelsim时遇到问题及解决方法11-26
• · 请教高手帮我写个FIFO11-26
• · synplify error求助11-26
• · 关于Altera FPGA型号的问题～～～11-26
• · 推荐一个欧洲华人刚建立的论坛11-26
• · MOdelsim仿真问题求教11-26
• · 请看看为什么verilog仿真通过，综合通不过。11-26
• · 求助：可综合的verilog代码的若干问题11-26
• · 如何用tcl在pt中抓出floating point？11-26
• · 询问：关于verilog的综合11-26