• · i2c vhdl程序11-26
• · maxplus里怎么设置open-drain引脚？11-26
• · cpld芯片是否也要给加入时钟信号？ (无内容)11-26
• · xilinx 和altre 哪个更适合，做工程应用11-26
• · LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone11-26
• · IC设计－选校的迷茫11-26
• · 学FPGA的真多啊,这里只少有两K多人了吧？11-26
• · EP2C35F484C6资料11-26
• · 未来就业趋势—飞速发展的FPGA技术对人材的需求11-26
• · 大三学生，向各位前辈请教11-26
• · FPGA外接电路怎么弄，请大家教教我11-26
• · 国外的FPGA仿真软件11-26
• · IC设计学习11-26
• · xilinx 的开发软件有哪些11-26
• · 用altera的开发板做nios2，printf返回乱码。11-26
• · 锁相环输出时钟不能用求救11-26
• · 请教大家一个问题(fpga)11-26
• · Cadence LDV 5.1 版的SIMVISION不能运行,向高手求助.11-26
• · 自己用RAM写的交织编码11-26
• · Xilinx TCL11-26
• · 问个分频器的疑问11-26
• · 请教FPGA的配置不成功有那些原因造成呢？11-26
• · 求助！JTAG和AS的配置问题11-26
• · 我没走错吧，怎么改版了11-26
• · DC安装求助！高手请进！谢谢！11-26