微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone

时间:10-02 整理:3721RD 点击:
它们的LVDS是否可用?我们的实验结果表明不可用,技术支持也不建议使用,各位有无用过的,结论如何?

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone
这里问altera 的人还是很多的,看来必须招募一个altera高手做小编了。

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone
没用过

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone
可以用,我们公司有人做过。

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone
波形什么样,使用效果如何?速率多少?谢谢

LVDS I/O mode of Altera's FPGA APEX 20KE and Cyclone
我刚才又咨询了一下,同事他们也是做了两种方案,用xilinx的方案已经通过,altera的方案因为板子还没到所以还没有测。而且他们用的也是LVPECL不是LVDS。
有所误导,抱歉!

这个设计还是挺不容易的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top