微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cpld芯片是否也要给加入时钟信号? (无内容)

cpld芯片是否也要给加入时钟信号? (无内容)

时间:10-02 整理:3721RD 点击:

cpld芯片是否也要给加入时钟信号? (无内容)
也不是一定要给,主要是看你的要求。如果你要用来调整时序,则最好加时钟。

跟设计有关系,有的需要,有的不需要啊

我的钱怎么这样少

我就是打算一分钟说一句话

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top