IC设计学习

FPGA跟ASIC是有很大的差別的 ^^
先搞懂如何寫RTL simulation一下
應該就算入門
接下來的就是如何化複雜為簡
更進一步的是如何在cost跟performance中間找到合理點
最後是在設計前就確定找到如何能產生夠的function test pattern

通过FPGA来学习IC 设计是一条好的入门途径。EDA软件如果你能深入学习他的手册，那么IC设计的理论和实践都有了。
IC 设计入门的途径可以这样，
前端流程：
采用VerilogHDL做设计输入，工具软件无所谓，直接Ueditor就可以。
RTL仿真，Windows就Modelsim吧，Linux用一下VCS也行。
综合，FPGA综合就Synplify；ASIC 综合DC。入门学习把FPGA 综合搞懂就行，跟ASIC综合一个道理。
网表仿真，这一步不能省（做FPGA的人往往不做这一步）。既然学IC设计，这一步要走到。FPGA 网表仿真碰到的问题跟ASIC post simulation碰到的问题大同小异。
再往下可以看成后端流程，FPGA跟ASIC走的路就不同了。FPGA 的P&R对ASIC Layout 学习就没有多少借鉴意义。不过在一般的IC Design House，前端和后端的工作是分开的。做IC设计的新人一般情况下首先安排给你的工作就是前端设计。
所以你把前端流程走通，搞IC设计完全入门没有问题。想精通的话，需要在IC设计公司呆3-4年，走几个项目流片。

说的是数字吗?

谢谢大家了！
现在有新问题，哪里有关于synplify的约束资料?找了很多地方没有找到详细合适的

好贴

通过FPGA来学习IC 设计是一条好的入门途径。EDA软件如果你能深入学习他的手册，那么IC设计的理论和实践都有了。
IC 设计入门的途径可以这样，
前端流程：
采用VerilogHDL做设计输入，工具软件无所谓，直接Ueditor就可以。
RTL仿真，Windows就Modelsim吧，Linux用一下VCS也行。
综合，FPGA综合就Synplify；ASIC 综合DC。入门学习把FPGA 综合搞懂就行，跟ASIC综合一个道理。
网表仿真，这一步不能省（做FPGA的人往往不做这一步）。既然学IC设计，这一步要走到。FPGA 网表仿真碰到的问题跟ASIC post simulation碰到的问题大同小异。
再往下可以看成后端流程，FPGA跟ASIC走的路就不同了。FPGA 的P&R对ASIC Layout 学习就没有多少借鉴意义。不过在一般的IC Design House，前端和后端的工作是分开的。做IC设计的新人一般情况下首先安排给你的工作就是前端设计。
所以你把前端流程走通，搞IC设计完全入门没有问题。想精通的话，需要在IC设计公司呆3-4年，走几个项目流片。