锁相环输出时钟不能用求救

时间：10-02 整理：3721RD 点击：

请教高手，小弟在stratix iigx开发板上做一个以太网的ip实验，用到了以太网的ip核并调用alt2gxb核，因为要用到125M时钟，开发板上没有，有100M的，我用pll生成了125M的时钟供给以太网ip，结果编译的时候说阿alt2gxb的时钟报错，竟然不能用锁相环输出时钟，只能从io管教接，请教哪位高手有没有个合适的解决法子，真诚感谢啊

上一篇：请教大家一个问题(fpga)
下一篇：用altera的开发板做nios2，printf返回乱码。

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器