微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教FPGA的配置不成功有那些原因造成呢?

请教FPGA的配置不成功有那些原因造成呢?

时间:10-02 整理:3721RD 点击:
在做用单片机配置FPGA(EPF10K10)可是在配置时,CONF_DONE脚一直为低,一点反应都没有,为什么呢?还有请问下FPGA是怎么样判断配置结束呢?是通过接收到一定大小的文件就自动结束配置过程还是在配置文件中有特定的数据来告知FPGA配置结束呢?谢谢大虾指点

请教FPGA的配置不成功有那些原因造成呢?
看看手册吧
有详细的配置时序

请教FPGA的配置不成功有那些原因造成呢?
看了,时序上是在收到bitn位后CONFDONE变为高,配置结束,可是我不知道这bitn是用来产生电路的还是用来告知FPGA配置文件结束的信号,要使CONFDONE改变状态的

请教FPGA的配置不成功有那些原因造成呢?
你用的是什么配置文件
配置结束,fpga会自动返回CONFDONE

请教FPGA的配置不成功有那些原因造成呢?
我用的是RBF文件,用单片机来配置,是EPF10K10器件,请小编指点指点吧!

请教FPGA的配置不成功有那些原因造成呢?
我以前用EPP来配置过
废了好大劲才成功
注意时序和连接关系
注意上拉电阻大小
最好能在信号线上串接10欧左右的电阻

请教FPGA的配置不成功有那些原因造成呢?
哦!这我没有用过,不过我有个师姐用过,可是用那个不过灵活,所以老师要我用单片机来配置,现在我不敢确定到底是那个环节出错了,不过我可以保重单片机有信号输出来,可是到了DATA0就没信号了,可能是小编你说的要串接个电阻吧

请教FPGA的配置不成功有那些原因造成呢?
是不是短路了

请教FPGA的配置不成功有那些原因造成呢?
我也怀疑,可是我用的是一块东南大学做好的下载板,不过我发现在这板子跟书本上说的有点不一样,书上说DATA0脚上应该有上拉电阻1K,可是我测得是断开,而且它跟地也是断开的(用万用表测它与地之间)。我不敢说它是短路,可是我觉得它这脚有问题。其实我很怀疑这块片子坏了,但是它的NSTATUS脚有信号输出来。可是手上也没多余的这类型的器件,现在也放假了,也就发个贴子向大家请教下了

请教FPGA的配置不成功有那些原因造成呢?
你用jtag方式试一下

谢谢小编,是接触不好,浪费小编宝贵的时间了,不好意思,再问下,JTAG听说不少,可是没用过,它是怎么样来测试芯片呢?是不是通过TDI输入数据,再从TDO输出,比较输入和输出的数据来判定芯片呢?怎么样来测试IO口呢

请教FPGA的配置不成功有那些原因造成呢?
我也不是特别清除

请教FPGA的配置不成功有那些原因造成呢?
谢谢小编了

请教FPGA的配置不成功有那些原因造成呢?
JTAG边界扫描电路遵循IEEE 1149的国际规范,每个芯片的内部都有这些电路支持电路的扫描,通过JTAG可以使得芯片的I/O上输出不同的电平进行测试,一边用BIST来测试芯片的基本功能!

先用jtag 调试一下确认电路没有其他问题

epc2有时候配置fpga成功,有时候不成功
epc2有时候配置fpga成功,有时候不成功。请教高手,这是怎么回事啊。

我也遇到同样问题,CONFIG_DONE信号一直为低。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top