• · 关于晶振回路的问题11-26
• · CPLD的双向端口问题！毕设啊求助！11-26
• · -example PICU啥意思？11-26
• · 怎样把dc综合出来的错误信息导入一个文件？11-26
• · ISE调用modelsim进行前仿真的问题11-26
• · ★迄今最强大的HDL模块集成工具Topweaver3.1发布11-26
• · 大家有使用过openvera进行验证的吗？ (无内容)11-26
• · 关于latch的使用，请大侠指教！11-26
• · modelsim 6.2编译xilinx库报错11-26
• · IC前端设计工具11-26
• · FPGA算法11-26
• · 有符号数正负数转换11-26
• · 求有初值的综合状态机verilog11-26
• · SOPC-builder求助11-26
• · 强烈发表,技术一种占有:11-26
• · 請問關於4x4鍵盤的VERILOG11-26
• · 真后悔当时在学校没有好好学习！11-26
• · 如何仿真一秒以上的程序？11-26
• · 移位寄存器有最大位数限制吗？11-26
• · fpga中BRAM的计量方法11-26
• · 请问一下:有双时钟沿的FIFO吗？11-26
• · FPGA里差分信号怎么进行串并转换11-26
• · 学集成电路设计的学linux是不是不务正业啊？11-26
• · 有没有人用过verilog 概率分布函数11-26
• · 谁做过随机数发生器啊？11-26