IC前端设计工具
语言输入： Summit VisualHDL Summit
Renior Mentor
图形输入： composer Candence
Viewlogic Viewdraw
（2）电路仿真：数字电路仿真
Verilog：
VCS Synopsys
Verilog—XL Candence
modle-sim Mentor
Vhdl：
VSS Synopsys
NC—vhdl Candence
modle-sim Mentor
模拟电路仿真
Hsipce Synopsys
Spectre Simulator ，Pspice Cadence
SmartSpice Silvaco
（3）逻辑综合：
DC Expert Synopsys
BuilderGates Cadence
Blaster RTL Magama
Synplify PRO Synplify
静态时序分析工具： prime time synopsys
好象介绍的不够详细啊
xue xi yi xia
赐教了,谢谢
ddddddddddddd
ddddddddddddd
关键是建立全流程设计平台
其实对于一般的IC设计而言，使用哪家EDA公司的工具都相差不大，我认为关键是建立design team的IC设计全流程平台，从前端到后端的工具都要具备而且必须走通，例如：可以使用Synoposys的EDA工具在Solaris系统下建立IC设计的前后端设计平台，也可使用Mentor公司的windows平台工具建立这个平台，还可以混合使用各个EDA公司的设计工具，例如：在PC机上使用ModelSim进行功仿，在Solaris工作站上使用DC做综合，用Candence的NC做后仿、然后再使用Candence的SE或SoC Encounter或Virtuoso做后端设计，我们的design center就是混用各个EDA公司工具，这样做是有依据的：一般设计人员都习惯在自己的PC上编码、功仿以及调试，而windows平台的仿真工具当推Mentor的ModelSim最优秀，至于逻辑综合选用DC就不用解释了，而后端选用Candence的工具是因为Candence在APR和全定制版图设计与验证很有优势，工具成熟，因此Mentor+Synoposys+Candence的黄金搭档非常不错！这个平台在我们design center已使用了多年，实践证明还是很得力的！
总之选用哪家EDA公司的工具并不重要，关键是要建立一个完整的平台，只有在平台上工作才能事半功倍！
很好，有了一个总体印象。呵呵，学生学到的东西到底是比较的泛泛。还是工作之中接触的比较实际，比较有针对性
学习了啊
很好啊 谢谢
我推荐使用 modelsim + debussy + synplify + ISE or Quartus （因为这些工具能够同时在windows和Linux下找到，即方便基于服务器的模式，也可以用于个人单机在windows下开发）
编程用vim, 版本管理用cvs or subversion， 整个项目有Makefile驱动
看一看
学习无处不在
上学不花算，花时间多，学的少，得到的钱更少。
还是很详细的，收下
说的详细点撒！
就是有点简单啊，现在流行什么呢
顶之
（1）代码输入：
语言输入： Summit VisualHDL Summit
Renior Mentor
图形输入： composer Candence
Viewlogic Viewdraw
（2）电路仿真：数字电路仿真
Verilog：
VCS Synopsys
Verilog—XL Candence
modle-sim Mentor
Vhdl：
VSS Synopsys
NC—vhdl Candence
modle-sim Mentor
模拟电路仿真
Hsipce Synopsys
Spectre Simulator ，Pspice Cadence
SmartSpice Silvaco
（3）逻辑综合：
DC Expert Synopsys
BuilderGates Cadence
Blaster RTL Magama
Synplify PRO Synplify
八楼的说的不错，学习了。
像牛人学习了！
哪学得了这么多啦
学习，学习。
现在FPGA做的比较多，一般用ISE自带的工具综合
看看了
看看
ddddddddddddddddddddddd
Very foolish summary, what are you going to get?
学习工具很简单，关键是方法。
方法或者理论会了，无所谓用什么工具
8楼的意见好！关键是设计流程！
怎么样多赚信元啊?
怎么样多赚信元啊?
工具很多，得挑一个合适的组合