CPLD的双向端口问题！毕设啊求助！

时间：10-02 整理：3721RD 点击：

现在PCI数据线与CPLD相连，有一个功能是测速，首先用LAD0发一个控制信号，然后如入LAD[15..0]的数据。
由于LAD0需要双向，因此将LAD[15..0]都设为Bir（在顶层框图中）但是发现通过LAD0根本写入不了命令，不知为什么?
现在只能LAD0只作输入其余15根只作输出。但所有模块综合时肯定会用到双向端口，请问应该怎么设置啊?为什么会出错?

虽然还不是很理解，但是觉得肯定可以设置成双向

但是发现通过LAD0根本写入不了命令，
这是什么意思?你的三态的代码怎么写的?

要用两个reg，一个收，一个发，还要有输出使能

很好，回去学习一下

上一篇：-example PICU啥意思？
下一篇：关于晶振回路的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类