• · XILINX 的两个在线研讨会，欢迎大家参加，有礼品11-26
• · 大三下学期，初学FPGA，用VHDL还是verilog？11-26
• · 关于学习的一点点牢骚11-26
• · 怎样学习verilog及fpga的11-26
• · 如何在ISE中添加第三方 GSI 库11-26
• · 在逻辑电路中的RESET信号到底用高电平好还是低电平好？11-26
• · 怎么设计寄存器啊？11-26
• · 请教编译中出现的问题11-26
• · Xilinx V5中dsp48单元使用的问题11-26
• · FPGA硬件实现的串行执行约束？11-26
• · FPGA电源芯片的选择11-26
• · 关于dc fpga的一些疑问11-26
• · 怎么在状态机中加计数器？11-26
• · 大家谁知道phy具体用来做什么的？11-26
• · pt在linux下gui界面字体太小11-26
• · taglist 怎么安装？11-26
• · 求教综合时设timing margin的问题11-26
• · 在modelsim中如何将内部信号打印输出到屏幕啊？11-26
• · 关于保持时间不够11-26
• · 请教，一般时钟上多少频率需要约束11-26
• · spartan2价格11-26
• · Altera EP1C 中PLL的External Output Clock的使用11-26
• · 两个时钟驱动11-26
• · 请教：RAM地址定制中2**ADDR_WIDTH-1什么意思啊11-26
• · 1052个数中如何找出所有的0（肯定小于8个）11-26