微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在modelsim中如何将内部信号打印输出到屏幕啊?

在modelsim中如何将内部信号打印输出到屏幕啊?

时间:10-02 整理:3721RD 点击:
请教各位,在modelsim中如何将内部信号打印输出到屏幕啊?波形是看得到,不过我想讲内部信号输出到屏幕或写到文本文件应该怎么做啊?
比说,顶层模块是top,子模块为m1,m2,m3,可不可以在顶层模块的testbench中用命令将m1,m2,m3之间的内部信号写入文本文档啊,命令怎么写?

怎么输出啊,自己再顶一下

直接在顶层采用top.level1.xxx的方式指定top下level1模块下xxx信号就可以看到了

写入文档就用$fwrite($fopen("file"), "%h", top.level1.xxx)就行了

eetopeetopeetopeetop学习了,谢谢诶

user display command

可以使用List输出或者设计文件/testbench中使用textio

fwrite 挺好用的吧

good one!

非常有用,受教了

thanks

我赞同#3的观点

哦 好好

我也想知道呀 可是问题好像没能解决哦 此情况在verilog中和vhdl中该分别怎么解决呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top