微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教综合时设timing margin的问题

求教综合时设timing margin的问题

时间:10-02 整理:3721RD 点击:
求教各位大牛,在某一个工艺节点下如何决定综合时设多少timing margin. 譬如65nm工艺下,这个项目决定用15%的timing margin。那么这个值是如何得来的,或者如何证明这个值是最合理的。

dddddddd

呵呵,不清楚,只能帮顶了!

dddddddddddd

经验值。拿不同的timing margin 算出来的constrain用在综合和PR的步骤,结果对比一下,最接近真实的值就用来做一个固定的timing margin。问别人的,我其实也不太理解。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top