微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教,一般时钟上多少频率需要约束

请教,一般时钟上多少频率需要约束

时间:10-02 整理:3721RD 点击:
请教,一般时钟上多少频率需要约束,有时候不是很好把握,请各位指教,谢谢

100M以上吧,50M左右作CPU速率的一般不用,

二楼的是对的,我在做50M时通常不约也对,125就难了.

刚刚仿了一下,跑100MHz的SDRAM,不做约束的话仿真会有问题,约束后仿真波形就出来了

上一篇:spartan2价格
下一篇:关于保持时间不够

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top